

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

/ This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願 年 月 日 Date of Application:

2003年 1月 6日

出 願 番 号 Application Number:

特願2003-000485

[ST. 10/C]:

[JP2003-000485]

出 願
Applicant(s):

人

ソニー株式会社

2003年10月17日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 0290705004

【提出日】 平成15年 1月 6日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G11C 11/15

G11C 11/14

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 元吉 真

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100094363

【弁理士】

【氏名又は名称】 山本 孝久

【手数料の表示】

【予納台帳番号】 048390

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9708612

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】不揮発性磁気メモリ装置及びその製造方法

【特許請求の範囲】

【請求項1】(A)半導体基板に形成された選択用トランジスタ、

- (B) 選択用トランジスタを覆う下層層間絶縁層、
- (C)下層層間絶縁層に設けられた第1の開口部内に形成され、選択用トランジスタと接続された第1の接続孔、
- (D)下層層間絶縁層上に形成され、第1の方向に延び、導電体層から成る第 1の配線、
- (E) 第1の配線上に、絶縁膜を介して形成され、下から、第1の強磁性体層 、トンネル絶縁膜、第2の強磁性体層の積層構造を有するトンネル磁気抵抗素子
- (F)トンネル磁気抵抗素子、下層層間絶縁層及び第1の配線の延在部を覆う 上層層間絶縁層、及び、
- (G)上層層間絶縁層上に形成され、トンネル磁気抵抗素子の頂面と電気的に接続され、第1の方向と異なる第2の方向に延びる第2の配線、

を有する不揮発性磁気メモリ装置であって、

トンネル磁気抵抗素子の下面は、少なくとも絶縁膜及び第1の配線に設けられた第2の開口部内に形成され、且つ、第1の配線とは電気的に絶縁された第2の接続孔を介して、第1の接続孔に電気的に接続されており、

第2の方向に沿ったトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれ の幅は、略同じであることを特徴とする不揮発性磁気メモリ装置。

【請求項2】前記第1の配線は、下から、第1の高透磁性材料層、及び、前記導電体層から成り、

第1の方向に沿った前記トンネル磁気抵抗素子、前記絶縁膜及び該第1の配線 のそれぞれの側面には、絶縁材料から成るサイドウオールが形成されており、

サイドウオールは、第2の高透磁性材料層で覆われていることを特徴とする請求項1に記載の不揮発性磁気メモリ装置。

【請求項3】前記第1の配線は、下から、第1の高透磁性材料層、及び、前



記導電体層から成り、

第1の方向に沿った前記トンネル磁気抵抗素子、前記絶縁膜及び該第1の配線 のそれぞれの側面には、絶縁材料から成る第1のサイドウオールが形成されてお り、

第1の方向に沿った前記第1の強磁性体層、該絶縁膜及び該第1の配線のそれ ぞれの側面を覆うように、該第1のサイドウオール上には絶縁材料から成る第2 のサイドウオールが形成されており、

該第1のサイドウオール及び該第2のサイドウオールは、第2の高透磁性材料 層で覆われていることを特徴とする請求項1に記載の不揮発性磁気メモリ装置。

【請求項4】前記第1の配線は、下から、第1の高透磁性材料層、及び、前記導電体層から成り、

第1の方向に沿った前記第1の強磁性体層、前記絶縁膜及び該第1の配線のそれぞれの側面には、絶縁材料から成る第1のサイドウオールが形成されており、

第1の方向に沿った前記トンネル磁気抵抗素子、該絶縁膜及び該第1の配線の それぞれの側面を覆うように、該第1のサイドウオール上には絶縁材料から成る 第2のサイドウオールが形成されており、

該第2のサイドウオールは、第2の高透磁性材料層で覆われていることを特徴とする請求項1に記載の不揮発性磁気メモリ装置。

【請求項5】前記第1の配線は、下から、第1の高透磁性材料層、及び、前 記導電体層から成り、

第1の方向に沿った前記トンネル磁気抵抗素子の側面には、絶縁材料から成る サイドウオールが形成されており、

該サイドウオール、並びに、前記絶縁膜及び該第1の配線のそれぞれの側面は、第2の高透磁性材料層で覆われていることを特徴とする請求項1に記載の不揮発性磁気メモリ装置。

【請求項6】(a)半導体基板に選択用トランジスタを形成する工程と、

- (b) 全面に下層層間絶縁層を形成する工程と、
- (c)下層層間絶縁層に第1の開口部を設け、選択用トランジスタと接続された第1の接続孔を該第1の開口部内に形成する工程と、

- (d) 下層層間絶縁層上に、導電体層及び絶縁膜を形成する工程と、
- (e)第1の接続孔の上方に位置する、少なくとも絶縁膜及び導電体層の部分に、第2の開口部を形成し、導電体層とは電気的に絶縁され、第1の接続孔と接続された第2の接続孔を該第2の開口部内に形成する工程と、
- (f) 絶縁膜上に、少なくとも、第2の接続孔と電気的に接続された第1の強磁性体層、トンネル絶縁膜及び第2の強磁性体層から成る積層構造を形成する工程と、
- (g)積層構造、絶縁膜及び導電体層を、第1の方向に延びる帯状形状にパターニングし、以て、導電体層から成り、第1の方向に延びる第1の配線を得る工程と、
- (h) 帯状にパターニングされた積層構造を選択的に除去し、以て、トンネル 絶縁膜が第1及び第2の強磁性体層で挟まれて成るトンネル磁気抵抗素子を形成 する工程と、
 - (i)全面に上層層間絶縁層を形成する工程と、
- (j)上層層間絶縁層上に、第2の強磁性体層と電気的に接続され、第1の方向と異なる第2の方向に延びる第2の配線を形成する工程、

から成ることを特徴とする不揮発性磁気メモリ装置の製造方法。

《請求項7》(a)半導体基板に選択用トランジスタを形成する工程と、

- (b) 全面に下層層間絶縁層を形成する工程と、
- (c)下層層間絶縁層に第1の開口部を設け、選択用トランジスタと接続された第1の接続孔を該第1の開口部内に形成する工程と、
- (d)下層層間絶縁層上に、第1の高透磁性材料層、導電体層及び絶縁膜を形成する工程と、
- (e)第1の接続孔の上方に位置する、少なくとも絶縁膜、導電体層及び第1 の高透磁性材料層の部分に、第2の開口部を形成し、導電体層とは電気的に絶縁 され、第1の接続孔に接続された第2の接続孔を該第2の開口部内に形成する工 程と、
- (f) 絶縁膜上に、少なくとも、第2の接続孔と電気的に接続された第1の強磁性体層、トンネル絶縁膜及び第2の強磁性体層から成る積層構造を形成する工

程と、

- (g)積層構造、絶縁膜、導電体層及び第1の高透磁性材料層を、第1の方向に延びる帯状形状にパターニングし、以て、導電体層及び第1の高透磁性材料層から成り、第1の方向に延びる第1の配線を得る工程と、
- (h) 積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面に、サイドウオールを形成する工程と、
 - (i) サイドウオール上に第2の高透磁性材料層を形成する工程と、
- (j)帯状にパターニングされた積層構造、及び、サイドウオールを選択的に除去し、以て、トンネル絶縁膜が第1及び第2の強磁性体層で挟まれて成るトンネル磁気抵抗素子を形成する工程と、
 - (k) 全面に上層層間絶縁層を形成する工程と、
- (1)上層層間絶縁層上に、第2の強磁性体層と電気的に接続され、第1の方向と異なる第2の方向に延びる第2の配線を形成する工程、から成ることを特徴とする不揮発性磁気メモリ装置の製造方法。

【請求項8】サイドウオールは、第1のサイドウオールと第2のサイドウオールの積層構造を有し、

前記工程(h)において、第1のサイドウオールを、積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように形成し、次いで、第1の強磁性体層、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように、第2のサイドウオールを第1のサイドウオール上に形成することを特徴とする請求項7に記載の不揮発性磁気メモリ装置の製造方法。

【請求項9】サイドウオールは、第1のサイドウオールと第2のサイドウオールの積層構造を有し、

前記工程(h)において、第1のサイドウオールを、第1の強磁性体層、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように形成し、次いで、積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように、第2のサイドウオールを第1のサイドウオール上に形成することを特徴とする請求項7に記載の不揮発性磁気メモリ装置の製造方法。

【請求項10】(a)半導体基板に選択用トランジスタを形成する工程と、

- (b) 全面に下層層間絶縁層を形成する工程と、
- (c)下層層間絶縁層に第1の開口部を設け、選択用トランジスタと接続された第1の接続孔を該第1の開口部内に形成する工程と、
- (d)下層層間絶縁層上に、第1の高透磁性材料層、導電体層及び絶縁膜を形成する工程と、
- (e) 第1の接続孔の上方に位置する、少なくとも絶縁膜、導電体層及び第1 の高透磁性材料層の部分に、第2の開口部を形成し、導電体層とは電気的に絶縁 され、第1の接続孔に接続された第2の接続孔を該第2の開口部内に形成する工 程と、
- (f) 絶縁膜上に、少なくとも、第2の接続孔と電気的に接続された第1の強磁性体層、トンネル絶縁膜及び第2の強磁性体層から成る積層構造を形成する工程と、
 - (g) 積層構造を、第1の方向に延びる帯状形状にパターニングする工程と、
 - (h) 積層構造の側面にサイドウオールを形成する工程と、
- (i)積層構造及びサイドウオールをマスクとして、絶縁膜、導電体層及び第 1の高透磁性材料層を、第1の方向に延びる帯状形状にパターニングし、以て、 導電体層及び第1の高透磁性材料層から成り、第1の方向に延びる第1の配線を 得る工程と、
- (j) サイドウオール上、並びに、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面に、第2の高透磁性材料層を形成する工程と、
- (k) 帯状にパターニングされた積層構造、及び、サイドウオールを選択的に除去し、以て、トンネル絶縁膜が第1及び第2の強磁性体層で挟まれて成るトンネル磁気抵抗素子を形成する工程と、
 - (1)全面に上層層間絶縁層を形成する工程と、
- (m)上層層間絶縁層上に、第2の強磁性体層と電気的に接続され、第1の方向と異なる第2の方向に延びる第2の配線を形成する工程、

から成ることを特徴とする不揮発性磁気メモリ装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、不揮発性磁気メモリ装置及びその製造方法に関し、より詳しくは、 TMR (Tunnel Magnetoresistance) タイプのMRAM (Magnetic Random Acce ss Memory) と呼ばれる不揮発性磁気メモリ装置及びその製造方法に関する。

[0002]

【従来の技術】

情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これらを構成するメモリやロジック等の各種半導体装置には、高集積化、高速化、低電力化等、一層の高性能化が要請されている。特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブル、サーバーとネットワークとが何らかの障害により切断された場合でも、不揮発性メモリによって重要な情報を保存、保護することができる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態とし、出来る限り消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を投入すると瞬時に起動できる「インスタント・オン」機能も、高速、且つ、大容量の不揮発性メモリが実現できれば可能となる。

[0003]

不揮発性メモリとして、半導体材料を用いたフラッシュメモリや、強誘電体材料を用いた強誘電体型不揮発性半導体メモリ(FERAM, Ferroelectric Rand om Access Memory)等を挙げることができる。しかしながら、フラッシュメモリは、書込み速度がマイクロ秒のオーダーであり、書込み速度が遅いという欠点がある。一方、FERAMにおいては、書換え可能回数が $10^{12} \sim 10^{14}$ であり、SRAMやDRAMをFERAMに置き換えるにはFERAMの書換え可能回数が十分とは云えず、また、強誘電体層の微細加工が難しいという問題が指摘されている。

[0004]

これらの欠点を有さない不揮発性メモリとして、MRAM (Magnetic Random Access Memory) と呼ばれる不揮発性磁気メモリ装置が注目されている。初期の

MRAMは、GMR(Giant magnetoresistance)効果を用いたスピンバルブをベースにしたものであった。しかし、負荷のメモリセル抵抗が $10\sim100\Omega$ と低いため、読み出し時のビット当たりの消費電力が大きく、大容量化が難しいという欠点があった。

[0005]

一方、TMR(Tunnel Magnetoresistance)効果を用いたMRAMは、開発初期においては、抵抗変化率が室温で $1\sim2$ %程度しかなかったが、近年、20%近くの抵抗変化率が得られるようになり、TMR効果を用いたMRAMに注目が集まっている。TMRタイプのMRAMは、構造が単純で、スケーリングも容易であり、また、磁気モーメントの回転により記録を行うために、書換え可能回数が大である。更には、アクセス時間についても非常に高速であることが予想され、既に100MHzで動作可能であると云われている。

[0006]

従来のTMRタイプのMRAM(以下、単に、MRAMと呼ぶ)の模式的な一部断面図を、図34に示す。このMRAMは、MOS型FETから成る選択用トランジスタTRと、トンネル磁気抵抗素子130から構成されている。

[0007]

トンネル磁気抵抗素子130は、第1の強磁性体層131,132、トンネル 絶縁膜133、第2の強磁性体層の積層構造を有する。第1の強磁性体層は、より具体的には、例えば、下から反強磁性体層131と強磁性体層(固着層、磁化 固定層132とも呼ばれる)との2層構成を有し、これらの2層の間に働く交換 相互作用によって強い一方向の磁気異方性を有する。磁化方向が比較的容易に回 転する第2の強磁性体層は、自由層あるいは記録層134とも呼ばれる。トンネル絶縁膜133は、記録層134と磁化固定層132との間の磁気的結合を切る と共に、トンネル電流を流すための役割を担う。MRAMとMRAMを接続する ビット線BLは、層間絶縁層126上に形成されている。ビット線BLと記録層 134との間に設けられたトップコート膜135は、ビット線BLを構成する原 子と記録層134を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記 録層134の酸化防止を担っている。図中、参照番号136は、反強磁性体層1 31の下面に接続された引き出し電極を示す。

[0008]

更には、トンネル磁気抵抗素子130の下方には、層間絶縁層124を介して 書込みワード線RWLが配置されている。尚、書込みワード線RWLの延びる方 向(第1の方向)とビット線BLの延びる方向(第2の方向)とは、通常、直交 している。

[0009]

一方、選択用トランジスタTRは、素子分離領域111によって囲まれたシリコン半導体基板110の部分に形成されており、層間絶縁層121によって覆われている。そして、一方のソース/ドレイン領域114Bは、タングステンプラグ122、ランディングパッド123、タングステンプラグ125を介して、トンネル磁気抵抗素子130の引き出し電極136に接続されている。また、他方のソース/ドレイン領域114Aは、タングステンプラグ115を介してセンス線116に接続されている。図中、参照番号112はゲート電極を示し、参照番号113はゲート絶縁膜を示す。

[0010]

MRAMアレイにあっては、ビット線BL及び書込みワード線RWLから成る 格子の交点にMRAMが配置されている。

$[0\ 0\ 1\ 1]$

このような構成のMRAMへのデータの書込みにおいては、ビット線BL及び 書込みワード線RWLに電流を流し、その結果形成される合成磁界によって第2 の強磁性体層(記録層134)の磁化の方向を変えることで、第2の強磁性体層 (記録層134)に「1」又は「0」を記録する。

$[0\ 0\ 1\ 2]$

一方、データの読出しは、選択用トランジスタTRをオン状態とし、ビット線BLに電流を流し、磁気抵抗効果によるトンネル電流変化をセンス線116にて検出することにより行う。記録層134と磁化固定層132の磁化方向が等しい場合、低抵抗となり(この状態を例えば「0」とする)、記録層134と磁化固定層132の磁化方向が反平行の場合、高抵抗となる(この状態を例えば「1」

とする)。

[0013]

図35に、MRAMのアステロイド曲線を示す。ビット線BL及び書込みワード線RWLに電流を流し、その結果発生する合成磁界に基づき、MRAMを構成するトンネル磁気抵抗素子130にデータを書き込む。ビット線BLを流れる書込み電流によって記録層134の磁化容易軸方向の磁界(H_{EA})が形成され、書込みワード線RWLを流れる電流によって記録層134の磁化困難軸方向の磁界(H_{HA})が形成される。尚、MRAMの構成にも依るが、ビット線BLを流れる書込み電流によって記録層134の磁化困難軸方向の磁界(H_{HA})が形成され、書込みワード線RWLを流れる電流によって記録層134の磁化容易軸方向の磁界(H_{EA})が形成される場合もある。

[0014]

アステロイド曲線は、合成磁界(記録層134に加わる磁界HHAと磁界HEAの磁界ベクトルの合成)による記録層134の磁化方向の反転閾値を示しており、アステロイド曲線の外側(OUT1、OUT2)に相当する合成磁界が発生した場合、記録層134の磁化方向の反転が起こり、データの書込みが行われる。一方、アステロイド曲線の内部(IN)に相当する合成磁界が発生した場合、記録層134の磁化方向の反転は生じない。また、電流を流している書込みワード線RWL及びビット線BLの交点以外のMRAMにおいても、書込みワード線RWL若しくはビット線BL単独で発生する磁界が加わるため、この磁界の大きさが一方向反転磁界HK以上の場合[図35における点線の外側の領域(OUT2)]、交点以外のMRAMを構成する記録層134の磁化方向も反転してしまう。それ故、合成磁界がアステロイド曲線の外側であって図35の点線の内側の領域(OUT1)内にある場合のみに、選択されたMRAMに対する選択書込みが可能となる。

[0015]

上述したとおり、高速・高集積化が容易であるという長所を有するTMRタイプのMRAMではあるが、書込みのための消費電流が他のメモリデバイスに比較して大きいという欠点がある。TMRタイプのMRAMにおけるデータの書込み

は、ビット線BLを流れる電流と書込みワード線RWLを流れる電流とによって 形成される合成磁界によって行われるが、記録層134の磁化方向の反転磁界は 20~200エールステッド(Oe)程度であり、反転に必要な電流は数ミリア ンペアから数十ミリアンペアにも達する。このような大きな電流値は、TMRタ イプのMRAMを携帯機器に使用する場合、大きな問題になる。更には、大電流 駆動用のドライバーが必要とされるため、ドライバーの占有面積が大きくなり、 高集積化が阻害される原因となり得る。

[0016]

また、高集積化という面からは、ビット線と書込みワード線の線幅は、リソグラフィ技術から決まる最小線幅に近い線幅であることが要求される。仮にビット線BL及び書込みワード線RWL(以下、これらを総称して、配線と呼ぶ場合がある)の線幅を 0.3μ mとし、配線の厚さを 0.5μ mとした場合、配線を流れる電流の電流密度は 6×10^6 A/c m²になり、配線を構成する材料として銅(実用電流密度: 0.5×10^6 A/c m²~ 1×10^6 A/c m²)を用いた場合であっても、エレクトロマイグレーションによる配線の短寿命化、信頼性の低下は大きな問題となる。しかも、MRAMを微細化していくと強磁性体の反転磁界が増加し、配線の寸法も縮小しなければならないため、配線信頼性の問題はより大きくなってくる。

$[0\ 0\ 1\ 7]$

加えて、MRAMの微細化により、磁束の漏れによって隣接したMRAMにまで磁界が及ぼされ、ディスターブの問題が発生する。

$[0\ 0\ 1\ 8]$

米国特許第5940319号に開示されたMRAMにあっては、トンネル磁気抵抗素子の上方及び/又は下方に位置する配線のトンネル磁気抵抗素子に面していない部分が、磁束集中させる材料で覆われている。この米国特許に開示されたMRAMの模式的な一部断面図を図36に示す。尚、図36に示すMRAMにおいては、書込みワード線RWLに磁束集中構造を適用している。即ち、書込みワード線RWLの側面及び下面は高透磁性材料層140で覆われている。これによって、記録層134に対する磁束集中効果を高めている。

[0019]

尚、図34及び図36に示した構造を有する従来のMRAMにおいて、トンネル磁気抵抗素子近傍の磁束分布をシミュレーションした結果を、それぞれ、図37及び図38に示す。ここで、図37及び図38においては、トンネル磁気抵抗素子をTMRで示す。

[0020]

【特許文献1】米国特許第5940319号

[0021]

【発明が解決しようとする課題】

MRAMの高集積化を妨げている原因の1つとして、トンネル磁気抵抗素子130の下方に層間絶縁層124を介して書込みワード線RWLが形成されていることが挙げられる。即ち、MRAMの高集積化のためには、言い換えれば、最小セルサイズ実現のためには、トンネル磁気抵抗素子130の幅を書込みワード線RWLの幅以下にすることが必要とされる。しかしながら、一般に、書込みワード線RWLを形成するためのリソグラフィ工程とトンネル磁気抵抗素子130を形成するためのリソグラフィ工程とにおいて、マスク合わせずれが存在するため、最小セルサイズの実現は困難である。

[0022]

米国特許第5940319号に開示されたMRAMにあっては、記録層134に対する磁界の集中を高める効果はあるものの、書込みワード線RWLと記録層134とが離れているので、磁束集中効果が十分ではなく、その結果、消費電流が十分に低下しないという問題がある。また、上述したとおり、書込みワード線RWLとトンネル磁気抵抗素子130は異なるマスクステップで形成されるので、最小セルサイズの実現が困難であるばかりか、マスク合わせずれが生じた場合、アステロイド曲線が非対称となり、書込み特性のバラツキが大きくなるという問題がある。

[0023]

従って、本発明の第1の目的は、最小セルサイズの実現を可能とする構造を有するTMRタイプのMRAM及びその製造方法を提供することにある。また、本

発明の第2の目的は、第1の目的に加えて、記録層に対する磁束集中効果を向上させ得る構造を有するTMRタイプのMRAM及びその製造方法を提供することにある。

[0024]

【課題を解決するための手段】

上記の第1の目的を達成するための本発明の不揮発性磁気メモリ装置(より具体的には、TMRタイプのMRAM)は、

- (A) 半導体基板に形成された選択用トランジスタ、
- (B) 選択用トランジスタを覆う下層層間絶縁層、
- (C)下層層間絶縁層に設けられた第1の開口部内に形成され、選択用トランジスタと接続された第1の接続孔、
- (D)下層層間絶縁層上に形成され、第1の方向に延び、導電体層から成る第 1の配線、
- (E) 第1の配線上に、絶縁膜を介して形成され、下から、第1·の強磁性体層、トンネル絶縁膜、第2の強磁性体層の積層構造を有するトンネル磁気抵抗素子
- (F)トンネル磁気抵抗素子、下層層間絶縁層及び第1の配線の延在部を覆う 上層層間絶縁層、及び、
- (G)上層層間絶縁層上に形成され、トンネル磁気抵抗素子の頂面と電気的に接続され、第1の方向と異なる(例えば直交する)第2の方向に延びる第2の配線、

を有する不揮発性磁気メモリ装置であって、

トンネル磁気抵抗素子の下面は、少なくとも絶縁膜及び第1の配線に設けられた第2の開口部内に形成され、且つ、第1の配線とは電気的に絶縁された第2の接続孔を介して、第1の接続孔に電気的に接続されており、

第2の方向に沿ったトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれ の幅は、略同じであることを特徴とする。

[0025]

このような構造を有する本発明の不揮発性磁気メモリ装置にあっては、第2の

方向に沿ったトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの幅が略同じであるが故に、最小セルサイズの実現が可能となるし、アステロイド曲線が非対称となり、書込み特性のバラツキが大きくなるという問題が生じることもない。

[0026]

尚、本発明の不揮発性磁気メモリ装置にあっては、第2の方向に沿ったトンネル磁気抵抗素子の両側面にサイドウオールが形成されている場合があり、この場合には、第2の方向に沿ったサイドウオールを含むトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの幅が同じである。このような態様を包含するために、第2の方向に沿ったトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの幅が「略」同じであると表現した。また、第2の方向に沿ったトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの幅が、不揮発性磁気メモリ装置の製造工程における加工条件等のばらつきによって、厳密には同じとはならない場合もあるが、このような状態をも包含するために、「略」同じという表現を用いた。

[0027]

また、第2の配線はトンネル磁気抵抗素子の頂面と電気的に接続されているが、このような構成には、第2の配線が、トンネル磁気抵抗素子の頂面と間接的に接続されている形態が包含される。

[0028]

本発明の不揮発性磁気メモリ装置にあっては、上記の第2の目的を達成するために、

前記第1の配線は、下から、第1の高透磁性材料層、及び、前記導電体層から 成り、

第1の方向に沿った前記トンネル磁気抵抗素子、前記絶縁膜及び該第1の配線 のそれぞれの側面には、絶縁材料から成るサイドウオールが形成されており、

サイドウオールは、第2の高透磁性材料層で覆われている構成とすることがで きる。

[0029]

尚、このような構成を有する本発明の不揮発性磁気メモリ装置を、便宜上、第 1の構成の不揮発性磁気メモリ装置と呼ぶ。第1の構成の不揮発性磁気メモリ装 置にあっては、トンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの側面 にサイドウオールが形成され、サイドウオール上に第2の高透磁性材料層が形成 されているので、第2の強磁性体層へ効果的に磁束を集中させることが可能とな り、その結果、消費電流を十分に低下させることが可能となる。

[0030]

あるいは又、本発明の不揮発性磁気メモリ装置にあっては、上記の第2の目的 を達成するために、

前記第1の配線は、下から、第1の高透磁性材料層、及び、前記導電体層から成り、

第1の方向に沿った前記トンネル磁気抵抗素子、前記絶縁膜及び該第1の配線 のそれぞれの側面には、絶縁材料から成る第1のサイドウオールが形成されてお り、

第1の方向に沿った前記第1の強磁性体層、該絶縁膜及び該第1の配線のそれ ぞれの側面を覆うように、該第1のサイドウオール上には絶縁材料から成る第2 のサイドウオールが形成されており、

該第1のサイドウオール及び該第2のサイドウオールは、第2の高透磁性材料 層で覆われている構成とすることができる。

[0031]

尚、このような構成を有する本発明の不揮発性磁気メモリ装置を、便宜上、第2Aの構成の不揮発性磁気メモリ装置と呼ぶ。第2Aの構成の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの側面にサイドウオールが形成され、サイドウオール上に第2の高透磁性材料層が形成されているので、第2の強磁性体層へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。しかも、サイドウオールを第1のサイドウオールと第2のサイドウオールから構成するので、第1のサイドウオールの厚さを十分に薄くすれば、第2の高透磁性材料層と第2の強磁性体層との間の距離を短くすることができるが故に、第2の強磁性体層

へ一層効果的に磁束を集中させることが可能となる。

[0032]

あるいは又、本発明の不揮発性磁気メモリ装置にあっては、上記の第2の目的 を達成するために、

前記第1の配線は、下から、第1の高透磁性材料層、及び、前記導電体層から 成り、

第1の方向に沿った前記第1の強磁性体層、前記絶縁膜及び該第1の配線のそれぞれの側面には、絶縁材料から成る第1のサイドウオールが形成されており、

第1の方向に沿った前記トンネル磁気抵抗素子、該絶縁膜及び該第1の配線の それぞれの側面を覆うように、該第1のサイドウオール上には絶縁材料から成る 第2のサイドウオールが形成されており、

該第2のサイドウオールは、第2の高透磁性材料層で覆われている構成とする ことができる。

[0033]

尚、このような構成を有する本発明の不揮発性磁気メモリ装置を、便宜上、第2Bの構成の不揮発性磁気メモリ装置と呼ぶ。第2Bの構成の不揮発性磁気メモリ装置にあっても、トンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの側面にサイドウオールが形成され、サイドウオール上に第2の高透磁性材料層が形成されているので、第2の強磁性体層へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。しかも、サイドウオールを第1のサイドウオールと第2のサイドウオールから構成するので、第2のサイドウオールの厚さを十分に薄くすれば、第2の高透磁性材料層と第2の強磁性体層との間の距離を短くすることができるが故に、第2の強磁性体層へ一層効果的に磁束を集中させることが可能となる。

[0034]

あるいは又、本発明の不揮発性磁気メモリ装置にあっては、上記の第2の目的 を達成するために、

前記第1の配線は、下から、第1の高透磁性材料層、及び、前記導電体層から成り、

第1の方向に沿った前記トンネル磁気抵抗素子の側面には、絶縁材料から成る サイドウオールが形成されており、

該サイドウオール、並びに、前記絶縁膜及び該第1の配線のそれぞれの側面は 、第2の高透磁性材料層で覆われている構成とすることもできる。

[0035]

尚、このような構成を有する本発明の不揮発性磁気メモリ装置を、便宜上、第3の構成の不揮発性磁気メモリ装置と呼ぶ。第3の構成の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子の側面にサイドウオールが形成され、サイドウオール上に第2の高透磁性材料層が形成されているので、第2の強磁性体層へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。しかも、第1の高透磁性材料層の側面と第2の高透磁性材料層とは接しているが故に、第2の強磁性体層へ更に一層効果的に磁束を集中させることが可能となる。

[0036]

上記の第1の目的を達成するための本発明の第1の態様に係る不揮発性磁気メモリ装置(より具体的には、TMRタイプのMRAM)の製造方法は、本発明の不揮発性磁気メモリ装置を製造するための方法であり、

- (a)半導体基板に選択用トランジスタを形成する工程と、
- (b) 全面に下層層間絶縁層を形成する工程と、
- (c)下層層間絶縁層に第1の開口部を設け、選択用トランジスタと接続された第1の接続孔を該第1の開口部内に形成する工程と、
 - (d)下層層間絶縁層上に、導電体層及び絶縁膜を形成する工程と、
- (e) 第1の接続孔の上方に位置する、少なくとも絶縁膜及び導電体層の部分に、第2の開口部を形成し、導電体層とは電気的に絶縁され、第1の接続孔と接続された第2の接続孔を該第2の開口部内に形成する工程と、
- (f) 絶縁膜上に、少なくとも、第2の接続孔と電気的に接続された第1の強磁性体層、トンネル絶縁膜及び第2の強磁性体層から成る積層構造を形成する工程と、
 - (g) 積層構造、絶縁膜及び導電体層を、第1の方向に延びる帯状形状にパタ

ーニングし、以て、導電体層から成り、第1の方向に延びる第1の配線を得る工程と、

- (h) 帯状にパターニングされた積層構造を選択的に除去し、以て、トンネル 絶縁膜が第1及び第2の強磁性体層で挟まれて成るトンネル磁気抵抗素子を形成 する工程と、
 - (i)全面に上層層間絶縁層を形成する工程と、
- (j)上層層間絶縁層上に、第2の強磁性体層と電気的に接続され、第1の方向と異なる(例えば直交する)第2の方向に延びる第2の配線を形成する工程、から成ることを特徴とする。

[0037]

尚、第1の強磁性体層は第2の接続孔と電気的に接続されているが、このような構成には、第1の強磁性体層が、第2の接続孔と間接的に接続されている形態が包含される。更には、第2の配線は第2の強磁性体層と電気的に接続されているが、このような構成には、第2の配線が、第2の強磁性体層と間接的に接続されている形態が包含される。

[0038]

本発明の第1の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、上記工程(g)において、積層構造、絶縁膜及び導電体層を、第1の方向に延びる帯状形状にパターニングするが故に、リソグラフィ工程におけるマスク合わせずれが存在せず、最小セルサイズの実現が可能となる。

[0039]

上記の第1の目的及び第2の目的を達成するための本発明の第2の態様に係る 不揮発性磁気メモリ装置(より具体的には、TMRタイプのMRAM)の製造方 法は、本発明の第1の構成の不揮発性磁気メモリ装置を製造するための方法であ り、

- (a) 半導体基板に選択用トランジスタを形成する工程と、
- (b) 全面に下層層間絶縁層を形成する工程と、
- (c)下層層間絶縁層に第1の開口部を設け、選択用トランジスタと接続された第1の接続孔を該第1の開口部内に形成する工程と、

- (d)下層層間絶縁層上に、第1の高透磁性材料層、導電体層及び絶縁膜を形成する工程と、
- (e) 第1の接続孔の上方に位置する、少なくとも絶縁膜、導電体層及び第1 の高透磁性材料層の部分に、第2の開口部を形成し、導電体層とは電気的に絶縁 され、第1の接続孔に接続された第2の接続孔を該第2の開口部内に形成する工 程と、
- (f) 絶縁膜上に、少なくとも、第2の接続孔と電気的に接続された第1の強磁性体層、トンネル絶縁膜及び第2の強磁性体層から成る積層構造を形成する工程と、
- (g)積層構造、絶縁膜、導電体層及び第1の高透磁性材料層を、第1の方向に延びる帯状形状にパターニングし、以て、導電体層及び第1の高透磁性材料層から成り、第1の方向に延びる第1の配線を得る工程と、
- (h)積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面に、サイドウオールを形成する工程と、
 - (i) サイドウオール上に第2の高透磁性材料層を形成する工程と、
- (j)帯状にパターニングされた積層構造、及び、サイドウオールを選択的に除去し、以て、トンネル絶縁膜が第1及び第2の強磁性体層で挟まれて成るトンネル磁気抵抗素子を形成する工程と、
 - (k) 全面に上層層間絶縁層を形成する工程と、
- (1)上層層間絶縁層上に、第2の強磁性体層と電気的に接続され、第1の方向と異なる(例えば直交する)第2の方向に延びる第2の配線を形成する工程、から成ることを特徴とする。

[0040]

尚、第1の強磁性体層は第2の接続孔と電気的に接続されているが、このような構成には、第1の強磁性体層が、第2の接続孔と間接的に接続されている形態が包含される。更には、第2の配線は第2の強磁性体層と電気的に接続されているが、このような構成には、第2の配線が、第2の強磁性体層と間接的に接続されている形態が包含される。

$[0\ 0\ 4\ 1]$

本発明の第2の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、上記工程(g)において、積層構造、絶縁膜及び導電体層を第1の方向に延びる帯状形状にパターニングするが故に、リソグラフィ工程におけるマスク合わせずれが存在せず、最小セルサイズの実現が可能となる。しかも、上記工程(h)において、積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面にサイドウオールを形成し、上記工程(i)において、サイドウオール上に第2の高透磁性材料層を形成するので、第2の強磁性体層へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる

[0042]

本発明の第2の態様に係る不揮発性磁気メモリ装置の製造方法においては、 サイドウオールは、第1のサイドウオールと第2のサイドウオールの積層構造 を有し、

前記工程(h)において、第1のサイドウオールを、積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように形成し、次いで、第1の強磁性体層、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように、第2のサイドウオールを第1のサイドウオール上に形成する構成とすることができる。

[0043]

このような構成を採用することで、本発明の第2Aの構成の不揮発性磁気メモリ装置を製造することができる。そして、このような構成を採用し、第1のサイドウオールの厚さを十分に薄くすれば、第2の高透磁性材料層と第2の強磁性体層との間の距離を短くすることができるが故に、第2の強磁性体層へ一層効果的に磁束を集中させることが可能となる。

[0044]

あるいは又、本発明の第2の態様に係る不揮発性磁気メモリ装置の製造方法に おいては、

サイドウオールは、第1のサイドウオールと第2のサイドウオールの積層構造を有し、

前記工程(h)において、第1のサイドウオールを、第1の強磁性体層、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように形成し、次いで、積層構造、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面を覆うように、第2のサイドウオールを第1のサイドウオール上に形成する構成とすることができる。

[0045]

このような構成を採用することで、本発明の第2Bの構成の不揮発性磁気メモリ装置を製造することができる。そして、このような構成を採用し、第2のサイドウオールの厚さを十分に薄くすれば、第2の高透磁性材料層と第2の強磁性体層との間の距離を短くすることができるが故に、第2の強磁性体層へ一層効果的に磁束を集中させることが可能となる。

[0046]

上記の第1の目的及び第2の目的を達成するための本発明の第3の態様に係る 不揮発性磁気メモリ装置(より具体的には、TMRタイプのMRAM)の製造方 法は、本発明の第3の構成の不揮発性磁気メモリ装置を製造するための方法であ り、

- (a) 半導体基板に選択用トランジスタを形成する工程と、
- (b) 全面に下層層間絶縁層を形成する工程と、
- (c)下層層間絶縁層に第1の開口部を設け、選択用トランジスタと接続された第1の接続孔を該第1の開口部内に形成する工程と、
- (d)下層層間絶縁層上に、第1の高透磁性材料層、導電体層及び絶縁膜を形成する工程と、
- (e) 第1の接続孔の上方に位置する、少なくとも絶縁膜、導電体層及び第1 の高透磁性材料層の部分に、第2の開口部を形成し、導電体層とは電気的に絶縁 され、第1の接続孔に接続された第2の接続孔を該第2の開口部内に形成する工程と、
- (f)絶縁膜上に、少なくとも、第2の接続孔と電気的に接続された第1の強磁性体層、トンネル絶縁膜及び第2の強磁性体層から成る積層構造を形成する工程と、

- (g) 積層構造を、第1の方向に延びる帯状形状にパターニングする工程と、
- (h) 積層構造の側面にサイドウオールを形成する工程と、
- (i)積層構造及びサイドウオールをマスクとして、絶縁膜、導電体層及び第 1の高透磁性材料層を、第1の方向に延びる帯状形状にパターニングし、以て、 導電体層及び第1の高透磁性材料層から成り、第1の方向に延びる第1の配線を 得る工程と、
- (j) サイドウオール上、並びに、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面に、第2の高透磁性材料層を形成する工程と、
- (k)帯状にパターニングされた積層構造、及び、サイドウオールを選択的に除去し、以て、トンネル絶縁膜が第1及び第2の強磁性体層で挟まれて成るトンネル磁気抵抗素子を形成する工程と、
 - (1) 全面に上層層間絶縁層を形成する工程と、
- (m)上層層間絶縁層上に、第2の強磁性体層と電気的に接続され、第1の方向と異なる(例えば直交する)第2の方向に延びる第2の配線を形成する工程、から成ることを特徴とする。

[0047]

尚、第1の強磁性体層は第2の接続孔と電気的に接続されているが、このような構成には、第1の強磁性体層が、第2の接続孔と間接的に接続されている形態が包含される。更には、第2の配線は第2の強磁性体層と電気的に接続されているが、このような構成には、第2の配線が、第2の強磁性体層と間接的に接続されている形態が包含される。

(0048)

本発明の第3の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、上記工程(g)において、積層構造を第1の方向に延びる帯状形状にパターニングし、上記工程(i)において、積層構造及びサイドウオールをマスクとして、絶縁膜、導電体層及び第1の高透磁性材料層を第1の方向に延びる帯状形状にパターニングするが故に、リソグラフィ工程におけるマスク合わせずれが存在せず、最小セルサイズの実現が可能となる。しかも、上記工程(h)において、積層構造の側面にサイドウオールを形成し、上記工程(i)において、サイドウオール

上、並びに、絶縁膜、導電体層及び第1の高透磁性材料層のそれぞれの側面に第2の高透磁性材料層を形成するので、第1の高透磁性材料層の側面と第2の高透磁性材料層とは接した状態となり、第2の強磁性体層へ更に一層効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。

[0049]

第1の構成、第2Aの構成、第2Bの構成、第3の構成を含む本発明の不揮発性磁気メモリ装置、本発明の第1の態様~第3の態様に係る不揮発性磁気メモリ装置の製造方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、第1の強磁性体層は、より具体的には、例えば、下から反強磁性体層と強磁性体層(固着層あるいは磁化固定層とも呼ばれる)との2層構成を有していることが好ましく、これによって、これらの2層の間に働く交換相互作用によって強い一方向の磁気異方性を有することができる。磁化方向が比較的容易に回転する第2の強磁性体層は、自由層あるいは記録層とも呼ばれる。トンネル絶縁膜は、第2の強磁性体層(記録層)と磁化固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。

[0050]

強磁性体層(固着層、磁化固定層)及び第2の強磁性体層(記録層、自由層)は、例えば、遷移金属磁性元素、具体的には、ニッケル(Ni)、鉄(Fe)又はコバルト(Co)から構成された強磁性体、あるいはこれらの合金(例えば、Co-Fe、Co-Fe-Ni、Ni-Fe等)を主成分とする強磁性体から構成することができる。また、所謂ハーフメタリック強磁性体材料や、CoFe-Bといったアモルファス強磁性体材料を用いることもできる。反強磁性体層を構成する材料として、例えば、鉄ーマンガン合金、ニッケルーマンガン合金、白金ーマンガン合金、イリジウムーマンガン合金、ロジウムーマンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法(PVD法)、ALD(Atomic Layer Deposition)法に代表されるCVD法にて形成することができる。

[0051]

トンネル絶縁膜を構成する絶縁材料として、アルミニウム酸化物(AlOx) 、アルミニウム窒化物(AIN)、マグネシウム酸化物(MgO)、マグネシウ ム窒化物、シリコン酸化物、シリコン窒化物を挙げることができ、更には、G e 、NiO、CdOχ、HfO2、Ta2O5、BN、ZnSを挙げることができる。 トンネル絶縁膜は、例えば、スパッタリング法にて形成された金属膜を酸化若し くは窒化することにより得ることができる。より具体的には、トンネル絶縁膜を 構成する絶縁材料としてアルミニウム酸化物(AIOy)を用いる場合、例えば 、スパッタリング法にて形成されたアルミニウムを大気中で酸化する方法、スパ ッタリング法にて形成されたアルミニウムをプラズマ酸化する方法、スパッタリ ング法にて形成されたアルミニウムをIPCプラズマで酸化する方法、スパッタ リング法にて形成されたアルミニウムを酸素中で自然酸化する方法、スパッタリ ング法にて形成されたアルミニウムを酸素ラジカルで酸化する方法、スパッタリ ング法にて形成されたアルミニウムを酸素中で自然酸化させるときに紫外線を照 射する方法、アルミニウムを反応性スパッタリング法にて成膜する方法、酸化ア ルミニウムをスパッタリング法にて成膜する方法を例示することができる。ある いは又、トンネル絶縁膜をALD法に代表されるCVD法によって形成すること ができる。

[0052]

第1の高透磁性材料層あるいは第2の高透磁性材料層を構成する材料として、コバルトー鉄合金、ニッケルー鉄合金、アモルファス磁性体材料等の軟磁性材料を挙げることができ、これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示されるPVD法、ALD法に代表されるCVD法、メッキ法にて形成することができる。

[0053]

第1の配線あるいは第2の配線を構成する導電体層は、例えば、アルミニウム、A1-Cu等のアルミニウム系合金、銅(Cu)から成り、例えば、スパッタリング法に例示されるPVD法や、CVD法、電解メッキ法に代表されるメッキ法にて形成することができる。

[0054]

第1の接続孔や第2の接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ti、Pt、Pd、Cu、TiW、TiNW、 WSi_2 , $MoSi_2$ 等の高融点金属や金属シリサイドから構成することができ、化学的気相成長法(CVD法)や、スパッタリング法に例示されるPVD法に基づき形成することができる。第2の接続孔は、更には、ルテニウム(Ru)から構成することもできる。

[0055]

積層構造や絶縁膜、導電体層等のパターニングは、例えば、反応性イオンエッチング(RIE)法やイオンミリング法にて行うことができる。また、場合によっては、所謂リフトオフ法にてパターニングを行うこともできる。

[0056]

選択用トランジスタは、例えば、周知のMIS型FETやMOS型FET、バイポーラトランジスタから構成することができる。

[0057]

下層層間絶縁層や上層層間絶縁層を構成する材料として、酸化シリコン(SiO_2)、窒化シリコン(SiN)、SiON、SOG、NSG、BPSG、PSG、BSG、FSG、SiOC、SiC、有機膜(所謂Low-k材料)、あるいは、LTOを例示することができる。また、絶縁膜を構成する材料として、下層層間絶縁層や上層層間絶縁層を構成する材料として挙げた材料の他、アルミナ(Al_2O_3)を例示することができる。

[0058]

サイドウオール、第1のサイドウオール、第2のサイドウオールを構成する材料として、下層層間絶縁層や上層層間絶縁層を構成する材料として挙げた材料の他、アルミナ(A 1_2 O3)を例示することができ、スパッタリング法や、C V D 法、A L D 法にて形成することができる。尚、第1のサイドウオールを構成する材料と第2のサイドウオールを構成する材料との間には、エッチング選択比があることが必要とされる場合がある。

[0059]

本発明の第1の態様〜第3の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、導電体層とは電気的に絶縁された第2の接続孔を第2の開口部内に形成するが、そのためには、第2の開口部の側壁を絶縁層で覆えばよい。絶縁層は、例えばプラズマCVD法等のCVD法によって形成されたSiO2等の絶縁材料、例えばALD法やスパッタリング法等にて形成したA12O3やSiN等の絶縁材料から構成することができる。

[0060]

【発明の実施の形態】

以下、図面を参照して、発明の実施の形態(以下、実施の形態と略称する)に 基づき本発明を説明する。

[0061]

(実施の形態1)

実施の形態1は、本発明の不揮発性磁気メモリ装置(以下、MRAMと称する)、及び、本発明の第1の態様に係るMRAMの製造方法に関する。実施の形態1のTMRタイプのMRAMの模式的な一部断面図を図1に示し、トンネル磁気抵抗素子周辺を拡大した模式的な一部断面図を図2に示す。

 $[0\ 0\ 6\ 2]$

このMRAMは、選択用トランジスタTR、下層層間絶縁層(第1の層間絶縁層21及び第2の層間絶縁層25)、第1の接続孔23、第1の配線(書込みワード線)31、トンネル磁気抵抗素子50、上層層間絶縁層(第3の層間絶縁層59)、並びに、第2の配線(ビット線BL)を有する。

[0063]

選択用トランジスタTRは、半導体基板10に形成され、MOS型FETから構成されている。より具体的には、選択用トランジスタTRは、素子分離領域11に囲まれた活性領域内に形成され、ゲート電極12、ゲート絶縁膜13、ソース/ドレイン領域14A,14Bから構成されている。例えばSiO2及びBPSGから成る第1の層間絶縁層21(下層層間絶縁層の下層)は、選択用トランジスタTRを覆っている。タングステンから成る第1の接続孔23は、下層層間絶縁層の下層を構成する第1の層間絶縁層21に設けられた第1の開口部22内

に形成されており、選択用トランジスタTRの一方のソース/ドレイン領域14 Bと接続されている。第1の接続孔23は、更に、第1の層間絶縁層21上に形成されたランディングパッド24と接続されている。下層層間絶縁層の上層を構成する第2の層間絶縁層25は、第1の層間絶縁層21上に形成されている。書込みワード線とも呼ばれる第1の配線31(A1-Cu合金から成る導電体層32から構成されている)は、第2の層間絶縁層25(下層層間絶縁層の上層)上に形成され、第1の方向(図面の紙面垂直方向)に延びている。尚、選択用トランジスタTRの他方のソース/ドレイン領域14Aは、コンタクトホール15を介してセンス線16に接続されている。

$[0\ 0\ 6\ 4\]$

トンネル磁気抵抗素子50は、第1の配線31上に、アルミナ(A12O3)から成る絶縁膜33を介して形成されており、下から、第1の強磁性体層52、A1Oxから成るトンネル絶縁膜55、Ni-Fe合金から成る第2の強磁性体層56(自由層あるいは記録層とも呼ばれる)の積層構造を有する。第1の強磁性体層52は、より具体的には、下から、Fe-Mn合金から成る反強磁性体層53、Ni-Fe合金から成る磁化固定層54の2層構成を有する。この磁化固定層54は、反強磁性体層53との交換結合によって、磁化の方向がピニング(pinning)される。外部印加磁場によって、第2の強磁性体層(記録層)56の磁化の方向は、磁化固定層54に対して平行又は反平行に変えられる。

[0065]

上層層間絶縁層(第3の層間絶縁層59)は、トンネル磁気抵抗素子50、第2の層間絶縁層25(下層層間絶縁層の上層)及び第1の配線31の延在部を覆っている。また、第2の配線であるビット線BLは、第3の層間絶縁層59上に形成され、トンネル磁気抵抗素子50の頂面と電気的に接続され、第1の方向と異なる(具体的には直交する)第2の方向(図面の左右方向)に延びている。

[0066]

トンネル磁気抵抗素子50の下面は、少なくとも絶縁膜33及び第1の配線3 1に設けられた(より具体的には、絶縁膜33、第1の配線31及び第2の層間 絶縁層25に設けられた)第2の開口部41内に形成され、且つ、第1の配線3 1とは絶縁層42によって電気的に絶縁された第2の接続孔43を介して、第1の接続孔23に電気的に接続されている(より具体的には、ランディングパッド24に接続されている)。

[0067]

そして、第2の方向に沿ったトンネル磁気抵抗素子50、絶縁膜33及び第1の配線31のそれぞれの幅は、同じである。

[0068]

実施の形態1、あるいは、後述する実施の形態2~実施の形態5におけるMRAMの動作、アレイ構成は、従来のMRAMの動作(書込み動作、読出し動作)、アレイ構成と基本的に同じである。

[0069]

以下、第1の層間絶縁層21等の模式的な一部断面図である図3の(A)、(B)、図4、図5、図6の(A)、(B)、図7、図8、及び、図9の(A)、(B)を参照して、実施の形態1のMRAMの製造方法を説明する。

[0070]

「工程-100〕

先ず、選択用トランジスタTRとして機能するMOS型FETをシリコン半導体基板から成る半導体基板10に形成する。そのために、例えばトレンチ構造を有する素子分離領域11を公知の方法に基づき形成する。尚、素子分離領域は、LOCOS構造を有していてもよいし、LOCOS構造とトレンチ構造の組合せとしてもよい。その後、半導体基板10の表面を例えばパイロジェニック法により酸化し、ゲート絶縁膜13を形成する。次いで、不純物がドーピングされたポリシリコン層をCVD法にて全面に形成した後、ポリシリコン層をパターニングし、ゲート電極12を形成する。尚、ゲート電極12をポリシリコン層から構成する代わりに、ポリサイドや金属シリサイドから構成することもできる。次に、半導体基板10にイオン注入を行い、LDD構造(図示せず)を形成する。その後、全面にCVD法にてSiO2層を形成した後、このSiO2層をエッチバックすることによって、ゲート電極12の側面にゲートサイドウオール(図示せず)を形成する。次いで、半導体基板10にイオン注入を施した後、イオン注入され

た不純物の活性化アニール処理を行うことによって、ソース/ドレイン領域14 A、14Bを形成する。

[0071]

「工程-105]

次いで、全面にSiO2から成る下層層間絶縁層の最下層をCVD法にて形成 した後、化学的/機械的研磨法(CMP法)にて下層層間絶縁層の最下層を研磨 する。その後、ソース/ドレイン領域14Aの上方の下層層間絶縁層の最下層に リソグラフィ技術及びRIE法に基づき開口部を形成し、次いで、開口部内を含 む下層層間絶縁層の最下層上に、不純物がドーピングされたポリシリコン層をC VD法にて形成する。次いで、下層層間絶縁層の最下層上のポリシリコン層をパ ターニングすることで、下層層間絶縁層の最下層上にセンス線16を形成するこ とができる。センス線16とソース/ドレイン領域14Aとは、下層層間絶縁層 の最下層に形成されたコンタクトホール15を介して接続されている。その後、 BPSGから成る下層層間絶縁層の中間層をCVD法にて全面に形成する。尚、 BPSGから成る下層層間絶縁層の中間層の形成後、窒素ガス雰囲気中で例えば 900°C×20分間、下層層間絶縁層の中間層をリフローさせることが好まし い。更には、必要に応じて、例えばСMP法にて下層層間絶縁層の中間層の頂面 を化学的及び機械的に研磨し、下層層間絶縁層の中間層を平坦化したり、レジス トエッチバック法によって下層層間絶縁層の中間層を平坦化することが望ましい 。尚、下層層間絶縁層の最下層と下層層間絶縁層の中間層を纏めて、以下、単に 、第1の層間絶縁層21(下層層間絶縁層の下層)と呼ぶ。

[0072]

「工程-110〕

その後、ソース/ドレイン領域14Bの上方の第1の層間絶縁層21に第1の開口部22をRIE法にて形成した後、選択用トランジスタTRのソース/ドレイン領域14Bに接続された第1の接続孔23を第1の開口部22内に形成する。第1の接続孔23の頂面は第1の層間絶縁層21の表面と略同じ平面に存在している。ブランケットタングステンCVD法にて第1の開口部22をタングステンで埋め込み、第1の接続孔23を形成する。尚、タングステンにて第1の開口

部22を埋め込む前に、Ti層及びTiN層を順に例えばマグネトロンスパッタリング法にて第1の開口部22内を含む第1の層間絶縁層21の上に形成することが好ましい。ここで、Ti層及びTiN層を形成する理由は、オーミックな低コンタクト抵抗を得ること、ブランケットタングステンCVD法における半導体基板10の損傷発生の防止、タングステンの密着性向上のためである。図面においては、Ti層及びTiN層の図示は省略している。第1の層間絶縁層21上のタングステン層、TiN層、Ti層は、化学的/機械的研磨法(CMP法)にて除去してもよい。また、タングステンの代わりに、不純物がドーピングされたポリシリコンを用いることもできる。

[0073]

[工程-115]

その後、全面に第2の層間絶縁層25(下層層間絶縁層の上層)を形成する。 具体的には、先ず、第2の層間絶縁層25上に、第1の接続孔23と接続された ランディングパッド24を形成した後、HDP(High Density Plasma)CVD 法に基づき、SiO2から成り、厚さ 1μ mの第2の層間絶縁層25を全面に成 膜し、次いで、ランディングパッド24上の第2の層間絶縁層25の厚さが0. 5μ mとなるように第2の層間絶縁層25の平坦化処理を行う。こうして、図3の(A)に示す構造を得ることができる。

[0074]

[工程-120]

次に、第2の層間絶縁層 25(下層層間絶縁層の上層)上に、導電体層 32及 び絶縁膜 33を形成する。具体的には、厚さ 20 n mの T i 層、厚さ 20 n mの T i N層(これらは図示せず)を第2の層間絶縁層 25上にスパッタリング法に て成膜した後、更に、厚さ 0.3 μ mの A 1 - C u から成る導電体層 32をスパッタリング法にて成膜し、その上に、厚さ 10 n mの T i 層、厚さ 0.1 μ mの T i N層(これらは図示せず)を、順次、スパッタリング法にて成膜した後、アルミナ(A 12O3)から成る厚さ 50 n mの絶縁膜 33をスパッタリング法にて成膜する。こうして、図 3の(B)に示す構造を得ることができる。

(0075)

[工程-125]

その後、第1の接続孔23(より具体的には、ランディングパッド24)の上方に位置する、少なくとも絶縁膜33及び導電体層32(より具体的には、絶縁膜33、導電体層32及び第2の層間絶縁層25)の部分に、第2の開口部41を形成し、第2の開口部41内に、導電体層32とは電気的に絶縁され、第1の接続孔23(より具体的には、ランディングパッド24)に接続された第2の接続孔43を形成する。

[0076]

具体的には、全面にフォトレジスト層60を形成し、リソグラフィ技術に基づき、フォトレジスト層60に開口61を形成する(図4参照)。その後、200~300° Cにて熱処理を行い、フォトレジスト層60をリフローさせて、開口61の径を縮小させる(図5参照)。フォトレジスト層60における開口61の径の縮小方法は、このような方法に限定されず、例えば、T. Toyoshima et. al., 1998 IEDM, pp 333-336 にて報告されている方法を用いることもできる。また、開口61を形成した後、開口61の側壁に絶縁材料から成るサイドウオールを形成して、開口61の径を縮小してもよい。

[0077]

次に、フォトレジスト層60をマスクとして、絶縁膜33、導電体層32及び第2の層間絶縁層25を順次エッチングして第2の開口部41を形成した後、フォトレジスト層60を除去する。こうして、図6の(A)に示す構造を得ることができる。

[0078]

その後、プラズマC V D法にてS i O_2 から成る厚さ 20 n m の絶縁層 4 2 を第 2 の開口部 4 1 内を含む全面に形成し、次いで、絶縁層 4 2 をエッチバックすることによって、第 2 の開口部 4 1 の側壁に絶縁層 4 2 を残す(図 6 の(B)参照)。尚、絶縁層 4 2 は、A L D法やスパッタリング法等にて形成したA 1 2 O_3 や S i N 等の絶縁材料から構成することもできる。

[0079]

次いで、CVD法にて第2の開口部41内を含む全面にタングステン膜を形成

した後、CMP法にて絶縁膜33上のタングステン膜を除去することで、第2の 開口部41内に、絶縁層42によって導電体層32とは電気的に絶縁された第2 の接続孔43を形成することができる(図7参照)。尚、タングステン膜の代わ りに、例えば、315°C程度の低温で成膜することができるルテニウム(Ru) 等の金属膜を用いることもできる。

[0080]

[工程-130]

その後、絶縁膜33上に、少なくとも、第2の接続孔43と電気的に接続された第1の強磁性体層52、トンネル絶縁膜55及び第2の強磁性体層56から成る積層構造を形成する。

[0081]

具体的には、窒化チタン、タンタル若しくは窒化タンタルから成るバリア層51、反強磁性体層53、磁化固定層54、トンネル絶縁膜55、第2の強磁性体層(記録層)56、バリア層51と同じ材料から成るキャップ層(トップコート膜)57を、順次、PVD法で成膜する。その後、キャップ層57上に、CVD法に基づき、厚さ50nmのタングステン又はTiNから成る導電材料層58を成膜する。こうして、図8に示す構造を得ることができる。トンネル絶縁膜55は、例えば、A1〇χから構成される。トンネル絶縁膜55は、膜厚が0.5nm~5nmと非常に薄いため、ALD法によって形成し、あるいは又、スパッタリング法にてアルミニウム薄膜を成膜した後、アルミニウム薄膜をプラズマ酸化することで形成することが好ましいが、このような形成方法に限定するものではない。

[0082]

[工程-135]

次いで、リソグラフィ技術及びエッチング技術に基づき、積層構造、絶縁膜33及び導電体層32を、第1の方向(図面の紙面垂直方向)に延びる帯状形状にパターニングする。こうして、導電体層32から成り、第1の方向に延びる第1の配線31を得ることができる(図9の(A)参照)。尚、この状態においては、第1の配線31及び絶縁膜33は図面の紙面垂直方向に延びており、且つ、絶

ページ: 32/

縁膜33の上に形成された積層構造も図面の紙面垂直方向に延びている。

[0083]

[工程-140]

その後、帯状にパターニングされた積層構造を選択的に除去し、以て、トンネル絶縁膜55が第1及び第2の強磁性体層53,54,56で挟まれて成るトンネル磁気抵抗素子50を形成する。トンネル磁気抵抗素子50が形成された部分の模式的な一部断面図は、図9の(A)に示したとおりである。帯状にパターニングされた積層構造が選択的に除去され、トンネル磁気抵抗素子50とトンネル磁気抵抗素子50との間には、第1の配線31及び絶縁膜33が残されるが、この状態を、模式的な一部断面図として図9の(B)に示す。

[0084]

[工程-145]

次いで、全面に、SiO₂から成る厚さ0.1μmの上層層間絶縁層(第3の層間絶縁層59)をプラズマCVD法にて形成した後、第3の層間絶縁層59をCMP法にて平坦化し、導電材料層58を露出させる。

[0085]

「工程-150]

その後、上層層間絶縁層(第3の層間絶縁層59)上に、第2の強磁性体層56と電気的に接続され(より具体的には、導電材料層58に接続され)、第1の方向と直交する第2の方向(図面の左右方向)に延びる第2の配線(ビット線BL)を形成する(図1及び図2参照)。尚、この際、周辺回路の配線(図示せず)、ボンディングパッド領域(図示せず)も併せて形成する。更に、全面にプラズマCVD法にてシリコン窒素膜(図示せず)を堆積し、ボンディングパッド部(図示せず)をシリコン窒素膜に開口して、MRAMの製造工程を完了させる。

[0086]

実施の形態1のMRAMにおいては、第2の方向に沿ったトンネル磁気抵抗素子50、絶縁膜33及び第1の配線31のそれぞれの幅が同じであるが故に、最小セルサイズの実現が可能となるし、アステロイド曲線が非対称となり、書込み特性のバラツキが大きくなるという問題が生じることもない。

[0087]

また、実施の形態1のMRAMの製造方法にあっては、上記[工程-135] において、積層構造、絶縁膜33及び導電体層32を、第1の方向に延びる帯状形状にパターニングするが故に、リソグラフィ工程におけるマスク合わせずれが存在せず、最小セルサイズの実現が可能となる。

[0088]

(実施の形態2)

実施の形態2は、本発明の第1の構成のMRAM、及び、本発明の第2の態様に係るMRAMの製造方法に関する。実施の形態2のMRAMの模式的な一部断面図を図10に示し、トンネル磁気抵抗素子周辺を拡大した模式的な一部断面図を図11に示す。

[0089]

実施の形態2のMRAMにおいては、第1の配線(書込みワード線)31Aは、下から、第1の高透磁性材料層70、及び、導電体層32から成る。そして、第1の方向(図面の紙面垂直方向)に沿ったトンネル磁気抵抗素子50の側面、絶縁膜33の側面及び第1の配線31Aの側面には、絶縁材料から成るサイドウオール71が形成されており、サイドウオール71は第2の高透磁性材料層73で覆われている。第1の高透磁性材料層70及び第2の高透磁性材料層73はNi-Fe合金から成り、サイドウオール71はアルミナ(A12O3)から成る。第2の高透磁性材料層73の下部と第1の高透磁性材料層70の側面との間には、サイドウオール71が存在する。その他の構造は、実施の形態1にて説明したMRAMと同様の構造とすることができるので、詳細な説明は省略する。尚、実施の形態2のMRAMにあっては、第2の方向に沿ったトンネル磁気抵抗素子50、絶縁膜33及び第1の配線31Aのそれぞれの幅が同じである。

[0090]

以下、第1の層間絶縁層21等の模式的な一部断面図である図12の(A)、(B)、図13、図14、図15の(A)、(B)、図16、図17、図18、図19、及び、図20の(A)、(B)を参照して、実施の形態2のMRAMの製造方法を説明する。



[工程-200]

先ず、半導体基板10に選択用トランジスタTRを形成し、次いで、全面に第1の層間絶縁層21(下層層間絶縁層の下層)を形成する。その後、第1の層間絶縁層21に第1の開口部22を設け、第1の開口部22内に、選択用トランジスタTRと接続された第1の接続孔23を形成し、次いで、全面に第2の層間絶縁層25(下層層間絶縁層の上層)を形成する。これらの工程は、実質的に、実施の形態1の[工程−100]、[工程−105]、[工程−110]、[工程−115]と同様とすることができるので、詳細な説明は省略する。こうして、図12の(A)に示す構造を得ることができる。

[0092]

[工程-205]

次に、第2の層間絶縁層25(下層層間絶縁層の上層)上に、第1の高透磁性材料層70、導電体層32及び絶縁膜33を形成する。具体的には、厚さ20nmのTi層(図示せず)、厚さ20nmの第1の高透磁性材料層70、厚さ20nmのTiN層(図示せず)を第2の層間絶縁層25上にスパッタリング法にて成膜した後、更に、厚さ0.3μmのA1-Cuから成る導電体層32をスパッタリング法にて成膜し、その上に、厚さ10nmのTi層、厚さ0.1μmのTiN層(これらは図示せず)を、順次、スパッタリング法にて成膜した後、アルミナ(A12〇3)から成る厚さ50nmの絶縁膜33をスパッタリング法にて成膜する。こうして、図12の(B)に示す構造を得ることができる。

[0093]

「工程ー210〕

その後、第1の接続孔23(より具体的には、ランディングパッド24)の上方に位置する、少なくとも絶縁膜33、導電体層32及び第1の高透磁性材料層70の部分(より具体的には、絶縁膜33、導電体層32、第1の高透磁性材料層70及び第2の層間絶縁層25の部分)に、第2の開口部41を形成し、第2の開口部41内に、導電体層32とは電気的に絶縁され、第1の接続孔23(より具体的には、ランディングパッド24)に接続された第2の接続孔43を形成

する(図13、図14、図15の(A)及び(B)、並びに、図16を参照)。 具体的には、実質的に、実施の形態1の[工程-125]と同様の工程を実行すればよい。

[0094]

「工程-215]

その後、絶縁膜33上に、少なくとも、第1の強磁性体層52、トンネル絶縁膜55及び第2の強磁性体層56から成る積層構造を形成する。具体的には、実質的に、実施の形態1の[工程-130]と同様の工程を実行すればよい。こうして、図17に示す構造を得ることができる。

[0095]

[工程-220]

次いで、リソグラフィ技術及びエッチング技術に基づき、積層構造、絶縁膜33、導電体層32及び第1の高透磁性材料層70を、第1の方向(図面の紙面垂直方向)に延びる帯状形状にパターニングする。こうして、導電体層32及び第1の高透磁性材料層70から成り、第1の方向に延びる第1の配線31Aを得ることができる(図18参照)。尚、この状態においては、第1の配線31A及び絶縁膜33は図面の紙面垂直方向に延びており、且つ、絶縁膜33の上に形成された積層構造も図面の紙面垂直方向に延びている。

[0.096]

[工程-225]

[0097]

[工程-230]

次いで、サイドウオール 71 上に第 2 の高透磁性材料層 73 を形成する(図 2 0 の(A)参照)。具体的には、N i - F e から成る高透磁性材料層をスパッタリング法によって全面に堆積させた後、高透磁性材料層をエッチバックすることによって、サイドウオール 71 上に第 2 の高透磁性材料層 73 を形成することができる。

[0098]

[工程-235]

その後、帯状にパターニングされた積層構造、及び、サイドウオール71、更には、第2の高透磁性材料層73を選択的に除去し、以て、トンネル絶縁膜55が第1及び第2の強磁性体層53,54,56で挟まれて成るトンネル磁気抵抗素子50を形成する。トンネル磁気抵抗素子50が形成された部分の模式的な一部断面図は、図20の(A)に示したとおりである。帯状にパターニングされた積層構造等が選択的に除去され、トンネル磁気抵抗素子50とトンネル磁気抵抗素子50との間には、第1の配線31A及び絶縁膜33が残されるが、この状態を、模式的な一部断面図として図20の(B)に示す。

[0099]

「工程-240]

次に、全面に上層層間絶縁層(第3の層間絶縁層59)を形成し、第3の層間 絶縁層59上に、第2の強磁性体層と電気的に接続され(より具体的には、導電 材料層58に接続され)、第1の方向と直交する第2の方向(図面の左右方向) に延びる第2の配線(ビット線BL)を形成する。これらの工程は、実質的に、 実施の形態1の[工程-145]及び[工程-150]と同様とすることができ る。

(0 1 0 0)

実施の形態2のMRAMにおいても、第2の方向に沿ったトンネル磁気抵抗素子50、絶縁膜33及び第1の配線31Aのそれぞれの幅が同じであるが故に、最小セルサイズの実現が可能となるし、アステロイド曲線が非対称となり、書込み特性のバラツキが大きくなるという問題が生じることもない。また、トンネル磁気抵抗素子50の側面、絶縁膜33の側面及び第1の配線31Aの側面にサイ

ドウオール71が形成され、サイドウオール71上に第2の高透磁性材料層73が形成されているので、第2の強磁性体層56へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。

$[0\ 1\ 0\ 1]$

また、実施の形態2のMRAMの製造方法にあっては、上記 [工程-220] において、積層構造、絶縁膜33及び第1の配線31Aを第1の方向に延びる帯状形状にパターニングするが故に、リソグラフィ工程におけるマスク合わせずれが存在せず、最小セルサイズの実現が可能となる。しかも、上記 [工程-225] において、積層構造の側面、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面にサイドウオール71を形成し、上記 [工程-230] において、サイドウオール71上に第2の高透磁性材料層73を形成するので、第2の強磁性体層56へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。

[0102]

尚、実施の形態2のMRAMにおいて、トンネル磁気抵抗素子50近傍の磁束 分布をシミュレーションした結果を、図21に示す。ここで、図21においては 、トンネル磁気抵抗素子50をTMRで示す。図21と、図38の対比から、実 施の形態2のMRAMにおいては、一層、トンネル磁気抵抗素子50に磁束が集 中していることが判る。

[0103]

また、図22に、図34に図示した従来のMRAMのアステロイド曲線の一部(黒丸印で示す)、図36に示した米国特許第5940319号に開示されたMRAMのアステロイド曲線の一部(黒四角印で示す)、実施の形態2のMRAMのアステロイド曲線の一部(白丸印で示す)、及び、次に説明する実施の形態3のMRAMのアステロイド曲線の一部(白四角印で示す)を示す。尚、トンネル磁気抵抗素子50の大きさを、0.4 μ m(磁化困難軸方向)×0.8 μ m(磁化容易軸方向)とした。

[0104]

図22からも明らかなように、図36に示した米国特許第5940319号に

開示されたMRAMよりも、実施の形態2のMRAMの方が第2の強磁性体層(記録層)の磁化方向の反転閾値が低く、次に述べる実施の形態3のMRAMの方 が、更に一層反転閾値が低くなる。

[0105]

(実施の形態3)

実施の形態3は、本発明の第2Aの構成のMRAM、及び、本発明の第2の態様に係るMRAMの製造方法の変形に関する。実施の形態3のMRAMの模式的な一部断面図を図23に示し、トンネル磁気抵抗素子周辺を拡大した模式的な一部断面図を図24に示す。

[0106]

実施の形態3のMRAMにあっては、第1の配線(書込みワード線)31Bは、下から、第1の高透磁性材料層70、及び、導電体層32から成る。そして、第1の方向(図面の紙面垂直方向)に沿ったトンネル磁気抵抗素子50の側面、絶縁膜33の側面及び第1の配線31Bの側面には、絶縁材料から成る第1のサイドウオール71が形成されており、更には、第1の方向に沿った第1の強磁性体層52の側面、絶縁膜33の側面及び第1の配線31Bの側面を覆うように、第1のサイドウオール71上には絶縁材料から成る第2のサイドウオール72が形成されている。そして、第1のサイドウオール71及び第2の中イドウオール72が形成されている。そして、第1のサイドウオール71及び第2の高透磁性材料層73で覆われている。第1の高透磁性材料層70及び第2の高透磁性材料層73はNi-Fe合金から成り、第1のサイドウオール71はアルミナ(A12O3)から成り、第2のサイドウオール72はSiO2から成る。第2の高透磁性材料層73の下部と第1の高透磁性材料層70の側面との間には、第1のサイドウオール71及び第2のサイドウオール72が存在する。その他の構造は、実施の形態1にて説明したMRAMと同様の構造とすることができるので、詳細な説明は省略する。

$[0 \ 1 \ 0 \ 7]$

実施の形態3のMRAMは、実施の形態2の[工程-225]と同様の工程において、第1のサイドウオール71を、積層構造の側面、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面を覆うように形成し、次

いで、第2のサイドウオール72を、第1の強磁性体層52の側面、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面を覆うように形成する。第1のサイドウオール71は、実施の形態2の [工程-225] と同様の工程を実行することで形成することができる。一方、第2のサイドウオール72は、SiO2膜を全面にCVD法にて堆積させた後、SiO2膜をエッチバックすることによって形成することができる。尚、第1のサイドウオール71及び第2のサイドウオール72を構成する材料は、Al2O3、SiO2に限定されず、第2のサイドウオール72の形成時のエッチバックにおけるエッチング選択比がとれる材料の組合せであればよい。また、第2のサイドウオール72の形成時のエッチバック時、第2のサイドウオール72の形成時のエッチバック時、第2のサイドウオール72の頂部が、第2の強磁性体層56よりも下に位置するようにSiO2膜のエッチング量を調整する。

[0108]

これらの点を除き、実施の形態3のMRAMは、実施の形態2と同様の方法で 製造することができるので、詳細な説明は省略する。

[0109]

実施の形態3のMRAMにおいては、トンネル磁気抵抗素子50の側面、絶縁膜33の側面及び第1の配線31Bの側面に第1のサイドウオール71が形成され、第1の強磁性体層52の側面、絶縁膜33の側面及び第1の配線31Bの側面を覆うように第1のサイドウオール71上に第2のサイドウオール72が形成され、第1及び第2のサイドウオール71,72上に第2の高透磁性材料層73が形成されているので、第2の強磁性体層56へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。しかも、サイドウオールを、第1のサイドウオール71と第2のサイドウオール72から構成するので、第1のサイドウオール71の厚さを十分に薄くすれば、第2の高透磁性材料層73と第2の強磁性体層56との間の距離を短くすることができるが故に、第2の強磁性体層56へ一層効果的に磁束を集中させることが可能となる。

[0110]

尚、実施の形態3のMRAMにおいて、トンネル磁気抵抗素子50近傍の磁束

分布をシミュレーションした結果を、図25に示す。ここで、図25においては、トンネル磁気抵抗素子50をTMRで示す。図25と図21との対比から、実施の形態3のMRAMにおいては、更に一層、トンネル磁気抵抗素子50に磁束が集中していることが判る。尚、第1のサイドウオール71の平均厚さを20nm、第2のサイドウオール72の平均厚さを10nmとした。また、図22に示したように、第2の強磁性体層(記録層)56の磁化方向の反転閾値は一層低い

[0111]

(実施の形態4)

実施の形態4は、本発明の第2Bの構成のMRAM、及び、本発明の第2の態様に係るMRAMの製造方法の変形に関する。実施の形態4のMRAMの模式的な一部断面図を図26に示し、トンネル磁気抵抗素子周辺を拡大した模式的な一部断面図を図27に示す。

[0112]

実施の形態4のMRAMにあっては、第1の配線(書込みワード線)31Bは、下から、第1の高透磁性材料層70、及び、導電体層32から成る。そして、第1の方向(図面の紙面垂直方向)に沿った第1の強磁性体層52の側面、絶縁膜33の側面及び第1の配線31Bの側面には、絶縁材料から成る第1のサイドウオール71が形成されており、更には、第1の方向に沿ったトンネル磁気抵抗素子50の側面、絶縁膜33の側面及び第1の配線31Bの側面を覆うように、第1のサイドウオール71上には絶縁材料から成る第2のサイドウオール72が形成されている。そして、第2のサイドウオール72は第2の高透磁性材料層73で覆われている。第1の高透磁性材料層70及び第2の高透磁性材料層73はNi-Fe合金から成り、第1のサイドウオール71はSiO2から成り、第2のサイドウオール72はアルミナ(A12O3)から成る。第2の高透磁性材料層73の下部と第1の高透磁性材料層70の側面との間には、第1のサイドウオール71及び第2のサイドウオール72が存在する。その他の構造は、実施の形態1にて説明したMRAMと同様の構造とすることができるので、詳細な説明は省略する。

[0113]

実施の形態4のMRAMは、実施の形態2の [工程-225] と同様の工程において、第1のサイドウオール71を、第1の強磁性体層52の側面、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面を覆うように形成し、次いで、第2のサイドウオール72を、積層構造の側面、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面を覆うように形成する。第1のサイドウオール71及び第2のサイドウオール72は、実質的に、実施の形態3と同様の方法で形成することができる。尚、第1のサイドウオール71の形成時のエッチバック時、第1のサイドウオール71の頂部が、第2の強磁性体層56よりも下に位置するようにアルミナ膜のエッチング量を調整する。

[0114]

これらの点を除き、実施の形態4のMRAMは、実施の形態2と同様の方法で 製造することができるので、詳細な説明は省略する。

[0115]

実施の形態4のMRAMにおいては、第1の強磁性体層52の側面、絶縁膜33の側面及び第1の配線31Bの側面に第1のサイドウオール71が形成され、積層構造の側面、絶縁膜33の側面及び第1の配線31Bの側面を覆うように第1のサイドウオール71上に第2のサイドウオール72が形成され、第2のサイドウオール72上に第2の高透磁性材料層73が形成されているので、第2の強磁性体層56へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。しかも、サイドウオールを、第1のサイドウオール71と第2のサイドウオール72から構成するので、第2のサイドウオール72の厚さを十分に薄くすれば、第2の高透磁性材料層73と第2の強磁性体層56との間の距離を短くすることができるが故に、第2の強磁性体層56へ一層効果的に磁束を集中させることが可能となる。

[0116]

(実施の形態5)

実施の形態5は、本発明の第3の構成のMRAM、及び、本発明の第3の態様

に係るMRAMの製造方法に関する。実施の形態5のMRAMの模式的な一部断面図を図28に示し、トンネル磁気抵抗素子周辺を拡大した模式的な一部断面図を図29に示す。

[0117]

実施の形態5のMRAMにおいては、第1の配線(書込みワード線)31Cは、下から、第1の高透磁性材料層70、及び、導電体層32から成る。そして、第1の方向(図面の紙面垂直方向)に沿ったトンネル磁気抵抗素子50の側面には、絶縁材料から成るサイドウオール81が形成されており、サイドウオール81、並びに、絶縁膜33の側面及び第1の配線31Cの側面は、第2の高透磁性材料層83で覆われている。第1の高透磁性材料層70及び第2の高透磁性材料層83はNi-Fe合金から成り、サイドウオール81はアルミナ(A12O3)から成る。第2の高透磁性材料層83の下部と第1の高透磁性材料層70の側面とは接している。即ち、この部分には、サイドウオール81は存在しない。その他の構造は、実施の形態1にて説明したMRAMと同様の構造とすることができるので、詳細な説明は省略する。尚、実施の形態5のMRAMにあっては、第2の方向に沿ったサイドウオール81を含むトンネル磁気抵抗素子50、絶縁膜33及び第1の配線31Cのそれぞれの幅が同じである。

[0118]

以下、第1の層間絶縁層21等の模式的な一部断面図である図30、図31、図32、図33の(A)及び(B)を参照して、実施の形態5のMRAMの製造方法を説明する。

[0119]

[工程-500]

先ず、半導体基板10に選択用トランジスタTRを形成し、次いで、全面に第 1の層間絶縁層21(下層層間絶縁層の下層)を形成する。その後、第1の層間 絶縁層21に第1の開口部22を設け、第1の開口部22内に、選択用トランジ スタTRと接続された第1の接続孔23を形成し、次いで、全面に第2の層間絶 縁層25(下層層間絶縁層の上層)を形成する。これらの工程は、実質的に、実 施の形態1の[工程−100]、[工程−105]、[工程−110]、[工程 -115]と同様とすることができるので、詳細な説明は省略する。

[0120]

[工程-505]

次に、第2の層間絶縁層25 (下層層間絶縁層の上層)上に、第1の高透磁性 材料層70、導電体層32及び絶縁膜33を形成する。具体的には、実施の形態 2の「工程-205〕と同様の工程を実行する。

[0121]

[工程-510]

その後、第1の接続孔23(より具体的には、ランディングパッド24)の上方に位置する、少なくとも絶縁膜33、導電体層32及び第1の高透磁性材料層70(より具体的には、絶縁膜33、導電体層32、第1の高透磁性材料層70及び第2の層間絶縁層25)の部分に、第2の開口部41を形成し、第2の開口部41内に、導電体層32とは電気的に絶縁され、第1の接続孔23(より具体的には、ランディングパッド24)と接続された第2の接続孔43を形成する。具体的には、実質的に、実施の形態1の[工程-125]と同様の工程を実行すればよい。

 $[0 \ 1 \ 2 \ 2]$

[工程-515]

次いで、絶縁膜33上に、少なくとも、第1の強磁性体層52、トンネル絶縁膜55及び第2の強磁性体層56から成る積層構造を形成する。具体的には、実質的に、実施の形態1の[工程-130]と同様の工程を実行すればよい。尚、実施の形態5にあっては、導電材料層58の上に、厚さ50nmのSiNから成る保護層90を形成する。

[0123]

[工程-520]

次に、リソグラフィ技術及びエッチング技術に基づき、積層構造を、第1の方向に延びる帯状形状にパターニングし、絶縁膜33を露出させる(図30参照)

[0124]

[工程-525]

その後、積層構造の側面に、プラズマCVD法にて全面に厚さ30nmのSi N膜を形成した後、SiN膜をエッチバックすることによって、SiNから成る サイドウオール81を形成する(図31参照)。

 $[0 \ 1 \ 2 \ 5]$

「工程-530]

次いで、積層構造(より具体的には保護層 9 0)及びサイドウオール 8 1 をエッチング用マスクとして使用して、絶縁膜 3 3、導電体層 3 2 及び第 1 の高透磁性材料層 7 0 を、第 1 の方向に延びる帯状形状に、自己整合的にパターニングする(図 3 2 参照)。こうして、導電体層 3 2 及び第 1 の高透磁性材料層 7 0 から成り、第 1 の方向に延びる第 1 の配線 3 1 C を得ることができる。

[0126]

[工程-535]

その後、サイドウオール81上、並びに、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面に、第2の高透磁性材料層83を形成する(図33の(A)参照)。具体的には、実施の形態2の[工程-230]と同様の工程を実行すればよい。

[0127]

[工程-540]

次に、帯状にパターニングされた積層構造、及び、サイドウオール81、更には第2の高透磁性材料層83を選択的に除去し、以て、トンネル絶縁膜55が第1及び第2の強磁性体層53,54,56で挟まれて成るトンネル磁気抵抗素子50を形成する。トンネル磁気抵抗素子50が形成された部分の模式的な一部断面図は、図33の(A)に示したとおりである。帯状にパターニングされた積層構造等が選択的に除去され、トンネル磁気抵抗素子50とトンネル磁気抵抗素子50との間には、第1の配線31C及び絶縁膜33が残されるが、この状態を、模式的な一部断面図として図33の(B)に示す。

[0128]

[工程-545]

次に、全面に上層層間絶縁層(第3の層間絶縁層59)を形成し、第3の層間 絶縁層59上に、第2の強磁性体層と電気的に接続され(より具体的には、導電 材料層58に接続され)、第1の方向と直交する第2の方向(図面の左右方向) に延びる第2の配線(ビット線BL)を形成する。これらの工程は、実質的に、 実施の形態1の[工程-145]及び[工程-150]と同様とすることができ る。

[0129]

実施の形態5のMRAMにおいては、第2の方向に沿ったサイドウオール81を含むトンネル磁気抵抗素子、絶縁膜33及び第1の配線31Cのそれぞれの幅が同じであるが故に、最小セルサイズの実現が可能となるし、アステロイド曲線が非対称となり、書込み特性のバラツキが大きくなるという問題が生じることもない。また、トンネル磁気抵抗素子50の側面にサイドウオール81が形成され、サイドウオール81上に第2の高透磁性材料層83が形成されているので、第2の強磁性体層56へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下させることが可能となる。しかも、第1の高透磁性材料層70と第2の高透磁性材料層83とは接しているが故に、第2の強磁性体層56へ更に一層効果的に磁束を集中させることが可能となる。

[0130]

また、実施の形態5のMRAMの製造方法にあっては、上記 [工程-520] において、積層構造を第1の方向に延びる帯状形状にパターニングし、上記 [工程-530] において、保護層90及びサイドウオール81をエッチング用マスクとして使用して、絶縁膜33、導電体層32及び第1の高透磁性材料層70を第1の方向に延びる帯状形状に自己整合的にパターニングするが故に、リソグラフィ工程におけるマスク合わせずれが存在せず、最小セルサイズの実現が可能となる。しかも、上記工程 [工程-525] において、積層構造の側面にサイドウオール81を形成し、上記 [工程-535] において、サイドウオール81上、並びに、絶縁膜33の側面、導電体層32の側面及び第1の高透磁性材料層70の側面に第2の高透磁性材料層83を形成するので、第1の高透磁性材料層70と第2の高透磁性材料層83とは接した状態となり、第2の強磁性体層56へ更

に一層効果的に磁束を集中させることが可能となり、その結果、消費電流を十分 に低下させることが可能となる。

[0131]

以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらに限定されるものではない。発明の実施の形態にて説明した各層を構成する材料、各層を形成する方法、MRAMの構造等は例示であり、適宜変更することができる。場合によっては、第2の層間絶縁層25を省略し、第1の接続孔23と第2の接続孔43を一体的に形成してもよい。そして、この場合には、第1の接続孔23の形成工程を省略し、選択用トランジスタと接続された第2の接続孔を形成すればよい。

[0132]

実施の形態1の[工程-140]、実施の形態2の[工程-235]、実施の 形態5の[工程-540]において、帯状にパターニングされた積層構造を選択 的に除去し、以て、トンネル絶縁膜55が第1及び第2の強磁性体層53,54 ,56で挟まれて成るトンネル磁気抵抗素子50を形成するが、この際、トンネ ル磁気抵抗素子50の平面形状を、対向する2辺が第1の方向と平行な矩形とし てもよいし、対向する2辺が第1の方向と平行な菱形や平行四辺形としてもよい 。後者の場合、残りの対向する2辺が第2の方向と平行ではなくなり、第2の強 磁性体層(記録層)56の磁化方向の反転を高速化することができる。

[0133]

【発明の効果】

本発明の不揮発性磁気メモリ装置にあっては、第2の方向に沿ったトンネル磁気抵抗素子、絶縁膜及び第1の配線のそれぞれの幅が略同じであるが故に、最小セルサイズの実現が可能となるし、アステロイド曲線が非対称となり、書込み特性のバラツキが大きくなるという問題が生じることもない。また、第1の配線(書込みワード線)を、下から第1の高透磁性材料層及び導電体層から構成し、トンネル磁気抵抗素子の側面を、第1の高透磁性材料層と磁気的に結合した第2の高透磁性材料層によって間接的に覆うことで、第2の強磁性体層(記録層)へ効果的に磁束を集中させることが可能となり、その結果、消費電流を十分に低下さ

せることが可能となる。

【図面の簡単な説明】

図1

図1は、発明の実施の形態1の不揮発性磁気メモリ装置の模式的な一部断面図 である。

【図2】

図2は、発明の実施の形態1の不揮発性磁気メモリ装置のトンネル磁気抵抗素 子周辺を拡大した模式的な一部断面図である。

【図3】

図3の(A)及び(B)は、発明の実施の形態1の不揮発性磁気メモリ装置の 製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図4】

図4は、図3の(B)に引き続き、発明の実施の形態1の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図5】

図5は、図4に引き続き、発明の実施の形態1の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

図6

図6の(A)及び(B)は、図5に引き続き、発明の実施の形態1の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図7】

図7は、図6の(B)に引き続き、発明の実施の形態1の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図8】

図8は、図7に引き続き、発明の実施の形態1の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

図9】

図9の(A)及び(B)は、図8に引き続き、発明の実施の形態1の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図10】

図10は、発明の実施の形態2の不揮発性磁気メモリ装置の模式的な一部断面 図である。

【図11】

図11は、発明の実施の形態2の不揮発性磁気メモリ装置のトンネル磁気抵抗素子周辺を拡大した模式的な一部断面図である。

【図12】

図12の(A)及び(B)は、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図13】

図13は、図12の(B)に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図14】

図14は、図13に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図15】

図15の(A)及び(B)は、図14に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

図16】

図16は、図15の(B)に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図17】

図17は、図16に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図18】

図18は、図17に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図19】

図19は、図18に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図20】

図20の(A)及び(B)は、図19に引き続き、発明の実施の形態2の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図21】

図21は、発明の実施の形態2の不揮発性磁気メモリ装置において、トンネル 磁気抵抗素子近傍の磁束分布をシミュレーションした結果を示す図である。

【図22】

図22は、図34に図示した従来の不揮発性磁気メモリ装置のアステロイド曲線の一部、図36に示した米国特許第5940319号に開示された不揮発性磁気メモリ装置のアステロイド曲線の一部、発明の実施の形態2の不揮発性磁気メモリ装置のアステロイド曲線の一部、及び、発明の実施の形態3の不揮発性磁気メメモリ装置のアステロイド曲線の一部を示すグラフである。

【図23】

図23は、発明の実施の形態3の不揮発性磁気メモリ装置の模式的な一部断面 図である。

【図24】

図24は、発明の実施の形態3の不揮発性磁気メモリ装置のトンネル磁気抵抗 素子周辺を拡大した模式的な一部断面図である。

【図25】

図25は、発明の実施の形態3の不揮発性磁気メモリ装置において、トンネル

磁気抵抗素子近傍の磁束分布をシミュレーションした結果を示す図である。

【図26】

図26は、発明の実施の形態4の不揮発性磁気メモリ装置の模式的な一部断面 図である。

【図27】

図27は、発明の実施の形態4の不揮発性磁気メモリ装置のトンネル磁気抵抗 素子周辺を拡大した模式的な一部断面図である。

【図28】

図28は、発明の実施の形態5の不揮発性磁気メモリ装置の模式的な一部断面 図である。

【図29】

図29は、発明の実施の形態5の不揮発性磁気メモリ装置のトンネル磁気抵抗 素子周辺を拡大した模式的な一部断面図である。

【図30】

図30は、発明の実施の形態5の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図31】

図31は、図30に引き続き、発明の実施の形態5の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図32】

図32は、図31に引き続き、発明の実施の形態5の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図33】

図33の(A)及び(B)は、図32に引き続き、発明の実施の形態5の不揮発性磁気メモリ装置の製造方法を説明するための第1の層間絶縁層等の模式的な一部断面図である。

【図34】

図34は、従来の不揮発性磁気メモリ装置の模式的な一部断面図である。

【図35】

図35は、不揮発性磁気メモリ装置におけるMRAMのアステロイド曲線を模式的に示す図である。

【図36】

図36は、従来の不揮発性磁気メモリ装置の模式的な一部断面図である。

【図37】

図37は、図34に示した構造を有する従来の不揮発性磁気メモリ装置において、トンネル磁気抵抗素子近傍の磁束分布をシミュレーションした結果を示す図である。

【図38】

図38は、図36に示した構造を有する従来の不揮発性磁気メモリ装置において、トンネル磁気抵抗素子近傍の磁束分布をシミュレーションした結果を示す図である。


【符号の説明】

TR・・・選択用トランジスタ、BL・・・第2の配線(ビット線)、10・・・半導体基板、11・・・素子分離領域、12・・・ゲート電極、13・・・ゲート絶縁膜、14A,14B・・・ソース/ドレイン領域、15・・・コンタクトホール、16・・・センス線、21・・・下層層間絶縁層(第1の層間絶縁層)、22・・第1の開口部、23・・第1の接続孔、24・・・ランディングパッド、25・・・下層層間絶縁層(第2の層間絶縁層)、31,31A,31B,31C・・・第1の配線(書込みワード線)、32・・・導電体層、33・・・絶縁膜、41・・・第2の開口部、42・・・絶縁層、43・・・第2の接続孔、50・・・トンネル磁気抵抗素子、51・・・バリア層、52・・・第1の強磁性体層、53・・・反強磁性体層、54・・・磁化固定層、55・・・トンネル絶縁膜、56・・・第2の強磁性体層、57・・・キャップ層、58・・・導電材料層、59・・・上層層間絶縁層(第3の層間絶縁層)、60・・・フォトレジスト層、61・・・開口、70・・・第1の高透磁性材料層、71,72,81・・・サイドウオール、73,83・・・第2の高透磁性材料層、90・・・保護層

【書類名】 図面


【図1】

【図1】



【図2】






【図3】

[図3]

(A) [工程-115]



(B) [工程-120]





図4】


【図4】



【図5】

【図5】


[工程-125] 続き




【図6】

【図6】

(A) [工程-125] 続き




(B) [工程-125] 続き



【図7】


【図7】



【図8】

【図8】

[工程-130]




【図9】

【図9】

24

23


22



21

【図10】

【図10】



14B

10


13

TR

14A

【図11】







【図12】

【図12】

(A) [工程-200]




(B) [工程-205]



【図13】


【図13】


[工程-210]



【図14】

【図14】







【図15】

【図15】

(A) [工程-210] 続き




(B) [工程-210] 続き



【図16】


【図16】



【図17】

【図17】


[工程-215]



【図18】

【図18】


[工程-220]



【図19】

【図19】


[工程-225]




【図20】

【図20】

(A) [工程-230]




(B) [工程-235]



【図21】


【図21】

BEST AVAILABLE COPY



【図22】


【図22】




磁化困難軸方向磁界を与える電流(単位:任意)


【図23】

【図23】



【図24】






【図25】


PEST AVAILABLE COPY

【図25】




【図26】

【図26】




【図27】




【図28】

【図28】



【図29】






【図30】

【図30】


[工程-520]



【図31】

【図31】


[工程-525]



【図32】


【図32】

[工程-530]




【図33】

【図33】




24


23




【図34】

【図34】 (従来の技術)






アステロイド曲線







【図36】 (従来の技術)






BEST AVAILABLE COPY





BEST AVAILABLE COPY



【書類名】 要約書

【要約】

【課題】最小セルサイズの実現を可能とする構造を有するTMRタイプのMRA Mを提供する。

【解決手段】MRAMは、選択用トランジスタTR、下層層間絶縁層21,25、第1の接続孔23、下層層間絶縁層25上に形成された第1の配線31、第1の配線31上に絶縁膜33を介して形成されたトンネル磁気抵抗素子50、上層層間絶縁層59、及び、第2の配線BLを有し、トンネル磁気抵抗素子50の下面は第2の接続孔43を介して第1の接続孔23に電気的に接続されており、第2の方向に沿ったトンネル磁気抵抗素子50、絶縁膜33及び第1の配線31のそれぞれの幅は略同じである。

【選択図】 図1



特願2003-000485

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月30日 新規登録 東京都品川区北品川6丁目7番35号 ソニー株式会社